PAT-NO:

JP363129618A

DOCUMENT-IDENTIFIER: JP 63129618 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE:

June 2, 1988

INVENTOR-INFORMATION:

NAME

YOSHIDA, YUTAKA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJI ELECTRIC CO LTD

N/A

APPL-NO:

JP61277433

APPL-DATE: November 20, 1986

INT-CL (IPC): H01L021/265, H01L021/22

US-CL-CURRENT: 438/514, 438/FOR.154

ABSTRACT:

PURPOSE: To enable regions having different concentrations of diffusion

be formed in the one and same process and to decrease the manufacturing cost,

by implanting an impurity through openings which are scattered while adjusting

the total area thereof so that amounts of impurity implanted per unit area are

different in different regions.

CONSTITUTION: After an oxide film 2 is formed on a silicon substrate 1, resist 3 is applied thereon and it is patterned such that the area in which a high concentration diffused region is to be formed is totally opened, while the

region in which a low-concentration diffused region is to be formed is opened

in mesh. Using the resist 3 thus patterned as a mask, ions 4 are implanted to

form impurity implanted regions 51 and 52. After that, the resist 3 is ashed and removed. The structure is then heat treated to drive in, so that an integral diffused layer 61 and a multiplicity of diffused layers 62 lying one on another are formed. Two regions 61 and 62 of the same conductivity type but

having different concentrations of diffusion are provided through the same photolithogray, ion implantation and heat treatment processed each of which is

performed once.

COPYRIGHT: (C)1988,JPO&Japio

19日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63-129618

@Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和63年(1988)6月2日

H 01 L 21/265 21/22 Z-7738-5F S-7738-5F

審査請求 未請求 発明の数 1 (全5頁)

公発明の名称 半導体装置の製造方法

②特 願 昭61-277433

20出 9 昭61(1986)11月20日

⑦発 明 者 吉 田

豊 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

⑪出 願 人 富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

90代理人 弁理士山口 巌

BEST AVAILABLE COPY

明 相 書

1. 発明の名称 半導体装置の製造方法

2. 特許請求の範囲

1) 半球体素体の複数の選択的領域に要面から同一不統物を導入し、熱処理を行って異なる不統物を 度の拡散層を形成する際に、不統物を各領域の表面の均一に分散された部分領域の63平人と前の 場合球人される部分領域の面積の合計の当該領物 全面積に対する割合を形成すべき拡散層の表現の 速度に比例させることを特徴とする半導体装置の 製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体素体に選択的に表面から不純 物を導入した後、熱処理を行って拡散層を形成す る工程を含む半導体装置の製造方法に関する。

(従来の技術)

この種の半導体装置の製造方法として従来第2 図(u) ~ (h) に示すものが知られている。第2図(a) はシリコン基板1上にシリコン酸化酸2を形成し、

第3図(a)~(d) は別の従来例を示す。図(a)~(e) は 第2図の場合と同じであるが、図(a)ではドライブ インの熱処理は行わず、再度レジスト3の塗布、 パターニングをし、図(a)でレジスト3をマスクと してイオン4の注入を、図(b)におけるイオン4の 注入に比べてドーズ畳を変えて行い、領域51、53 を形成する。図のでレジストを灰化し、図のでド ライブインの熱処理を行って、領域61。63とも所 望の拡散深さ、拡散濃度に同時に形成する。

(発明が解決しようとする問題点)

上述のように、拡散速度の異なる同一導電型の二つの領域を形成するのに7工程。8工程を必要とし、製造コストが高くなるという欠点があった。

本発明の目的は、拡散過度の異なる複数の領域 を同一の工程で同時に形成する半導体装置の製造 方法を提供することを目的とする。

(問題点を解決するための手段)

上記の目的を達成するために、本発明は半導体素体の複数の選択的領域に要面から同一不純物を導入し、熱処理を行って異なる不純物温度の数は、一個を形成する際に、不純物を各領域の要面の場合の場合を形成の固様の合計の当該領域全面積に対する割合を形成すべき拡散層の不純物速度に比例させるものとする。

(作用)

する。その結果、一導電型の拡散濃度の異なる二 つの領域61、62を関一の処理すなわち、フォトリ ソグラフィ工程。イオン注入工程。熱処理工程で 一度に形成できた。第4因に本発明の実施例で使 用するフォトマスクを示す。ハッチングのある笛 所のレジストが除去され、不能物がイオン往入さ れる。領域52に往入される単位面積当たりのドー ズ畳と領域51に往入される単位固積当たりドーズ 量の比は、(メッシュ状に関口された部分の絵画 箱) / (形成される拡散領域の面積) で表わされ る。そこで閉口される部分の面積比を変えること により容易に単位面積当たりのドーズ量を調整で き、従って拡散機度も変えることが可能となる。 ここで、メッシュ状にイオン往入された不能物が 熱処理により、一つの拡散領域を形成するために は、メッシュの間隔Ψを横方向拡散距離の2倍よ り充分短くする必要がある。例えば横方向拡散距 誰が2mであれば、メッシュ関隔Wを1m以下に

本発明においては、メッシュ状にイオン往入す

表面の分散した部分から所定の領域に不能物を 率入することにより、その領域に導入面積の割合 に応じた不能物温度が得られるので、導入面積の 割合を調整することにより、同時に同一導電型で 不純物温度の異なる複数の拡散層を形成すること ができる。

(実施例)

第1回は、本発明の一実施例を示すもので、、図ので、リコン基板1上にシリコンの酸化膜2を形成し、レジスト3を堕布、フォトリングラフィ法によりパターニングする。この時は全面が関ロされ、ほぼ放散領域を形成すべき箇所はメッシリコンがにに関ロされる。このよりにはメッショコングにに関ロされる。シスト3をマスクにして、カー・シングによりない。次にして、カー・シングによりにして、カー・シングによりにして、カー・シングによりにして、カー・シングによりにして、カー・シングによりにして、カー・シングによりには、対域51.52を表し、図のでドライブインの熱処理を行って、は散層61と重なり合う多数の拡散層62を形成

ることにより表面濃度が場所により不均一となる ことが問題点となる。拡散抵抗に関しては、表面 適度の不均一により問題は生じないが、例えば N チャネルMOSPBTを形成する際、必要なPゥ ェル領域に関しては支面濃度の不均一により、ス シッショルド電圧、鑑和電流等がばらつくという 間風が生じる。表面濃度を均一にする手段として は、メッシュ形状の工夫、メッシュの欲補化があ メッシュ形状に関しては、第4回に示した市 松模様より、第5図、第6図に示す模様の方が均 一化に対し有利である。また、メッシュの大きさ を從知化した方が均一な表面濃度が得られるが、 加工技術の限界がある。視点を変えれば、同じ大 きさのメッシュに対しては積方向拡散距離を長く すれば、より表面進度が均一になる。そこで、均 一な表面濃度が必要な場合、拡散深さを深くすれ ばない.

第7図は、本発明の別の実施例を示すもので、 図(4)でシリコン基板 1 上にやや厚いシリコン酸化 膜 2 を形成し、レジスト 3 を塗布、パターニング

第8図は、本発明のさらに別の実施例を示すもので、図(ロ)シリコン基板1上に一回にシリコン酸ので、マスク無しでイオン化のピームを直接シリコン基板に打ち込んででは受ける。ここで領域51は全域に打ち込み、領域52は、例えば1mの径に設ったオンピームをメッシュ状に打ち込む。図(ロ)で熱処理をして拡散層61、62を形成する。この時も関機に拡散機度の異なる領域を1図のイオンピー

16のシート抵抗は飲 k Q / ロが望ましいので、ベース領域15はレジストを全面閉口し、拡散抵抗領域16はレジストをメッシュ状に閉口し、イオン往入を行う。

(発明の効果)

本発明によれば、面積の合計を調整して分散した面積部分から不純物を導入し、単位面積当たり 導入される不純物量に差を設けることにより、拡 散液度の異なる複数の拡散領域を同一工程で形成 することによって、拡散機度の異なる 2 領域を形 成する場合に従来法では 7 ~ 8 工程を要していた のが 3 ~ 5 工程と工程数を半減することができ、 コストダウンによる重要上の効果が非常に大きい。 4. 図面の簡単な説明

第1図(4)~(4)は本発明の一実施例の工程を順次示す断面図、第2図(4)~(h) は従来の工程を順次示す断面図、第3図(4)~(4)は財の従来の工程を順次次示す断面図、第4図、第5図、第6図は本発明により使用されるフォトマスクのパターンの平面図、第7図は本発明の別の実施例の工程を順次示

ム猫面工程と熱処理工程で形成できた。

次に本発明をBI-CMOSICの製造に遊応し た例を第9因に示す。この例においては、n型基 板 11上の p 型 エピタキシャル暦 12の中のアイソレ - ション房13とp ウェル14、p ペース15と拡散抵 抗16を同一拡散で形成する。アイソレーション層 13は、回路上基板に電流を渡す場合、基板の電位 を安定にするため濃度を高くする必要があるのに 対し、pウエル14はnチャネルMOSPETのス レッショルド電圧を1V租度にするためドーズ量 を 1 × 10¹³ / cl 程度にする。そこで、アイソレー ション領域13はレジストを全面閉口し、pゥェル 領域14はレジストをメッシュ状に関口してドーズ 量を変える。 岡者の拡散深さは約12mで横方向拡 散距離は約10戸である。メッシュの間隔を1回に すれば、横方向拡散距離に対し充分短いので、p ウェル14の表面強度の不均一性は問題とはならな い。 拡散抵抗16に関しては、ベース第15と同一工 程 で 形成 して 工 程 數 削 波 を 行 う。 ベー ス 15の シー ト抵抗は約200 ロノロであるのに対し、拡股抵抗

す断面図、第8図はさらに別の実施例の工程を順次示す断面図、第9図は本発明の実施されるBi-CMOSの断面図である。


1: シリコン基板、2:酸化膜、3:レジスト、4: 注入イオン、51,52: 不純物注入領域、61,62: 拡散層、71,72: 不統物ドーピング領域。


代理人非理士 山 口





BEST AVAILABLE COPY

特開昭 63-129618 (4)










第6図

特開昭 63-129618 (5)



BEST AVAILABLE COPY